Memoria volatilis dynamica
From Wikipedia, the free encyclopedia
Memoria volatilis dynamica vel vehemens[2] est genus memoriae volatilis quae quodque datorum bit in condensatro separato intra circuitum integratum reponit. Condensatrum electrice aut onerari aut non onerari potest; qui bini status binas aestimationes unius bit repraesentare habentur, usitate 0 et 1 appellatas. Quia transistra quae non conducunt parvam summam paulatim amittunt, condensatra energiam lente liberare solent, et data denique evanescunt nisi onus condensatri interdum redintegratur. Quia redintegratio necessaria est, haec memoria est dynamica, contra memoriam volatilem staticam et alia statica memoriae genera. Memoria volatilis dynamica, memoriae fulgureae dissimile, est volatilis (contra memoriam non volatilem), quia data cito amittit cum electricitas tollatur; memoria autem volatilis dynamica certam datorum remanentiam monstrat.
Memoria volatilis dynamica late in electronica digitali adhiberi solet, ubi memoriae vilis capacissimaeque opus est. Una e maximis memoriae volatilis dynamicae adhibitionibus in computatris hodiernis est memoria principalis (sermone humili RAM appellata).