Архитектура набора команд
Материал из Википедии — свободной encyclopedia
Архитектура набора команд (англ. instruction set architecture, ISA) — часть архитектуры компьютера, определяющая программируемую часть ядра микропроцессора. На этом уровне определяются реализованные в микропроцессоре конкретного типа:
- архитектура памяти,
- взаимодействие с внешними устройствами ввода/вывода,
- режимы адресации,
- регистры,
- машинные команды,
- различные типы внутренних данных (например, с плавающей запятой, целочисленные типы и т. д.),
- обработчики прерываний и исключительных состояний.
Эту страницу предлагается объединить со страницей Система команд. |
Микроархитектура
Описывает модель, топологию и реализацию ISA на микросхеме микропроцессора. На этом уровне определяется:
- конструкция и взаимосвязь основных блоков ЦП,
- структура ядер, исполнительных устройств, АЛУ, а также их взаимодействия,
- блоков предсказания переходов,
- организация конвейеров,
- организация кэш-памяти,
- взаимодействие с внешними устройствами.
В рамках одного семейства микропроцессоров микроархитектура со временем расширяется путём добавления новых усовершенствований и оптимизации существующих команд с целью повышения производительности, энергосбережения и функциональных возможностей микропроцессора. При этом сохраняется совместимость с предыдущей версией ISA.
Уровни, реализуемые в архитектуре, микроархитектуре и в семействе процессоров соответственно, а также их взаимосвязь описаны на рис. 1 в документе White Paper Inside Intel®Core™ Microarchitecture (англ.)